半導(dǎo)體行業(yè)近期掀起了一股關(guān)于博通（Broadcom）ASIC/DSA技術(shù)的熱潮。根據(jù)摩根士丹利的預(yù)測(cè)，高端定制ASIC芯片市場(chǎng)規(guī)模將在200億至300億美元之間，年復(fù)合增長(zhǎng)率（CAGR）高達(dá)20%。其中，博通和Marvell兩家公司占據(jù)了超過(guò)60%的市場(chǎng)份額，博通更是以約55-60%的市場(chǎng)份額遙遙領(lǐng)先，其增長(zhǎng)率甚至超過(guò)了英偉達(dá)。

盡管ASIC概念炙手可熱，但產(chǎn)品和企業(yè)的持續(xù)發(fā)展終究要回歸到技術(shù)和產(chǎn)品的本質(zhì)。正如并非所有GPGPU都能與英偉達(dá)相媲美，同樣不是所有的ASIC都能達(dá)到博通定制AI芯片的水平。博通在ASIC/DSA領(lǐng)域已經(jīng)建立了其他企業(yè)難以企及的優(yōu)勢(shì)，本文將深入探討這些優(yōu)勢(shì)。

ASIC（Application Specific Integrated Circuit）是專為特定應(yīng)用設(shè)計(jì)的集成電路，相比CPU和GPGPU等通用集成電路，ASIC在效能、功耗和成本上具有顯著優(yōu)勢(shì)。在數(shù)字貨幣挖礦領(lǐng)域，ASIC礦機(jī)因能效比和性價(jià)比更高，自2013年起便成為挖礦首選。

而DSA（Domain Specific Accelerator）則是指為特定領(lǐng)域或應(yīng)用定制的加速器。博通的AI芯片不僅針對(duì)單個(gè)應(yīng)用，還能處理多個(gè)AI領(lǐng)域的計(jì)算加速，其XPU架構(gòu)預(yù)示了一定的領(lǐng)域通用性。

博通在AI DSA領(lǐng)域的優(yōu)勢(shì)主要體現(xiàn)在三個(gè)方面：一是為Google定制數(shù)代TPU的設(shè)計(jì)流程與優(yōu)化技術(shù)；二是其獨(dú)有的3D/3.5D SOIC技術(shù)；三是高速互連與CPO技術(shù)。這些核心技術(shù)使博通在全球范圍內(nèi)獨(dú)樹(shù)一幟，包括英偉達(dá)在內(nèi)的競(jìng)爭(zhēng)對(duì)手在3D IC技術(shù)方面尚無(wú)明顯進(jìn)展。

博通的定制AI芯片技術(shù)可以從Google的Trillium TPU（TPU v6）中窺見(jiàn)一斑。Trillium TPU采用了4nm工藝，相比前一代在性能上有顯著提升。博通在定制加速芯片方面的關(guān)鍵優(yōu)勢(shì)在于矩陣計(jì)算單元的電路優(yōu)化和矩陣單元之間的互連性能提升。

博通還積累了大量的高性能計(jì)算/互連IP核和相關(guān)技術(shù)，這些成體系的IP核能夠幫助降低ASIC/DSA產(chǎn)品的成本和研發(fā)周期，減少設(shè)計(jì)風(fēng)險(xiǎn)。Google、meta等企業(yè)雖然也具備芯片設(shè)計(jì)能力，但采用博通的IP核可以更加省錢和省時(shí)，這構(gòu)成了博通獨(dú)特的競(jìng)爭(zhēng)優(yōu)勢(shì)。

博通的另一個(gè)殺手锏是3.5D XDSiP技術(shù)。隨著芯片尺寸的不斷增大和光刻技術(shù)線寬逼近原子尺度，傳統(tǒng)工藝提升帶來(lái)的性能提升逐漸放緩。博通的3.5D SiP技術(shù)在2.5D方案基礎(chǔ)上堆疊計(jì)算核心，以對(duì)抗工藝進(jìn)步變緩帶來(lái)的挑戰(zhàn)。據(jù)悉，博通正為客戶開(kāi)發(fā)多種3.5D產(chǎn)品，并計(jì)劃于2026年開(kāi)始生產(chǎn)發(fā)貨。

3.5D XDSiP技術(shù)結(jié)合了3D IC、2.5D CoWoS和D2D（Die to Die互連）等技術(shù)，提供了足夠的物理空間分離以解決散熱和串?dāng)_問(wèn)題，同時(shí)提升了互連接口密度和互連區(qū)域總面積，縮短了信號(hào)傳輸距離，提高了處理速度。博通的Face to Face（F2F）堆疊結(jié)構(gòu)進(jìn)一步減少了寄生電容與電阻，提高了信號(hào)密度并降低了接口功耗。

然而，3D/3.5D IC技術(shù)的產(chǎn)業(yè)鏈整合難度和設(shè)計(jì)挑戰(zhàn)也不容忽視。目前該領(lǐng)域尚未形成標(biāo)準(zhǔn)，方案多樣化，缺乏成熟標(biāo)準(zhǔn)的EDA設(shè)計(jì)工具與參考流程。博通在3D/3.5D設(shè)計(jì)能力方面的積累并非一蹴而就，這也是其他ASIC企業(yè)難以望其項(xiàng)背的原因。

面對(duì)大模型不斷增長(zhǎng)的訓(xùn)練和集群數(shù)據(jù)存儲(chǔ)/處理需求，博通還推出了光互連CPO技術(shù)。CPO技術(shù)將光學(xué)器件直接集成到芯片封裝中，減少了銅線傳輸損耗和DSP傳輸延遲，實(shí)現(xiàn)了更高的帶寬和更低的延遲。博通的CPO設(shè)計(jì)能力涵蓋了TH4-Humboldt和TH5-Baily兩種方案，并與臺(tái)積電合作將CPO投入量產(chǎn)。

CPO設(shè)計(jì)并不簡(jiǎn)單，需要強(qiáng)大的資金實(shí)力和技術(shù)儲(chǔ)備。博通在CPO設(shè)計(jì)方面已經(jīng)取得了顯著進(jìn)展，并計(jì)劃將其應(yīng)用于計(jì)算Die與交換機(jī)的互連以及CPU和GPU到各種設(shè)備的直連，實(shí)現(xiàn)資源池化和設(shè)備間的內(nèi)存共享。

隨著半導(dǎo)體行業(yè)在通用化/標(biāo)準(zhǔn)化和定制兩種趨勢(shì)之間的振蕩，博通已經(jīng)擁有了除了生態(tài)之外的AI芯片的頂級(jí)技術(shù)。未來(lái)，博通定制AI芯片是否能夠成為新的主流，將取決于大模型算法架構(gòu)的發(fā)展以及英偉達(dá)等競(jìng)爭(zhēng)對(duì)手的策略調(diào)整。但可以肯定的是，在3.5D IC和光互連方面擁有強(qiáng)大實(shí)力的企業(yè)，將在AI芯片領(lǐng)域占據(jù)更有利的地位。