在IEEE國際電子器件會議IEDM 2024的盛大舞臺上，Intel代工向全球科技界亮出了其在半導(dǎo)體工藝領(lǐng)域的四張王牌，這些創(chuàng)新成果不僅代表了Intel在推進四年五個工藝節(jié)點計劃上的堅實步伐，更為實現(xiàn)2030年前在單芯片上集成1萬億個晶體管的宏偉藍圖奠定了堅實基礎(chǔ)。

首先登場的是減成法釕互連技術(shù)，這是一項革命性的突破，它摒棄了傳統(tǒng)的銅鑲嵌工藝，轉(zhuǎn)而采用新型金屬化材料——釕。結(jié)合薄膜電阻率和空氣間隙的巧妙設(shè)計，該技術(shù)在微縮互連方面取得了顯著進步。當(dāng)間距縮小至25納米及以下時，通過引入空氣間隙，該技術(shù)能夠大幅降低線間電容，最高可達25%。這一創(chuàng)新不僅具備量產(chǎn)的可行性和成本效益，更預(yù)示著它將在未來的Intel代工制程節(jié)點中扮演重要角色。

緊接著，Intel展示了選擇性層轉(zhuǎn)移（SLT）技術(shù)，這是一項異構(gòu)集成的解決方案，其獨特之處在于能夠以前所未有的靈活性集成超薄芯粒。相較于傳統(tǒng)的芯片到晶圓鍵合技術(shù)，SLT技術(shù)能夠顯著減小芯片尺寸，提高縱橫比，并將芯片封裝中的吞吐量提升高達100倍。結(jié)合混合鍵合或融合鍵合工藝，SLT技術(shù)能夠封裝來自不同晶圓的芯粒，從而大幅提升功能密度，為異構(gòu)集成開辟了新的道路。

在晶體管領(lǐng)域，Intel代工同樣帶來了令人矚目的創(chuàng)新——硅基RibbonFET CMOS晶體管。這款晶體管的柵極長度僅為6納米，不僅在大幅縮短柵極長度、減少溝道厚度方面取得了顯著成果，更在抑制短溝道效應(yīng)和提升性能方面達到了業(yè)界領(lǐng)先水平。這一突破為摩爾定律的延續(xù)提供了關(guān)鍵支撐，也為未來更短柵極長度的晶體管研發(fā)鋪平了道路。

Intel代工還在2D GAA晶體管的柵氧化層技術(shù)上取得了重要突破。為了加速GAA技術(shù)的創(chuàng)新步伐，Intel展示了在2D GAA NMOS和PMOS晶體管制造方面的研究成果，特別是在柵氧化層模塊的研發(fā)上取得了顯著進展。這一技術(shù)成功地將晶體管的柵極長度縮小到了30納米，為微縮化進程注入了新的活力。同時，Intel在2D TMD（過渡金屬二硫化物）研究方面也取得了新進展，未來有望取代硅成為先進晶體管工藝的新材料。

除了上述四大創(chuàng)新成果外，Intel代工還在300毫米GaN（氮化鎵）領(lǐng)域持續(xù)推進開拓性研究。在300毫米GaN-on-TRSOI（富陷阱絕緣體上硅）襯底上，Intel成功制造了業(yè)界領(lǐng)先的高性能微縮增強型GaN MOSHEMT。這一創(chuàng)新不僅有助于減少信號損失、提高信號線性度，還提供了基于襯底背部處理的先進集成方案，為GaN技術(shù)的應(yīng)用開辟了更廣闊的空間。